ミリ波回路を高精度に設計、55nm CMOSデザインキット：三重富士通 ミリ波向け 55nm CMOS PDK

三重富士通セミコンダクターは、増幅器や周波数変換回路などのミリ波回路を含む大規模回路を、短期間かつ高精度に設計できる55nm CMOS プロセスデザインキット（PDK）を開発。提供を開始した。

[提供：EE Times Japan編集部，TechFactory]

　三重富士通セミコンダクターは2018年1月11日、富士通研究所と共同で、車載レーダーや5G（第5世代移動通信）などのミリ波市場向けに、高精度の回路設計ができる55nm CMOSプロセスデザインキット（PDK）を開発し、提供を開始したと発表した。同PDKを用いることで、増幅器や周波数変換回路など複数のミリ波回路を含む大規模回路を、効率的かつ高精度に設計できるようになるとする。

　車載レーダーや5Gへの注目の高まりとともに、ミリ波帯において低消費電力で動作するCMOS回路への関心も高まっている。ただし、波長が短いミリ波帯では精度のよい素子モデルの実現が難しく、回路試作を何度も繰り返しがら要求性能を引き出していく必要があった。そのため、開発期間も試作コストも増大してしまうという課題があったという。

今回開発したPDKで設計した受信回路（左）と計測結果 出典：三重富士通セミコンダクター（クリックで拡大）

◎プレミアムコンテンツ

新着

» 組み込みエンジニアの7割が「転職してもいい」、ダントツ理由の第1位は　

» 次世代製造業の実現に向け、GEが挑戦する3つのデジタル変革　

» HPEがスマート工場の実現に向けて提唱する「シフトレフト」という考え方　

» 製造業の制御情報系システムをサイバー攻撃から守る「ITセキュリティの力」　

» 「もっといいクルマ」を目指す、トヨタの3Dデータ活用事例　

⇒⇒「新着ホワイトペーパー」をチェックする

　今回提供を開始したPDKは、55nmベースの技術「C55LP（Low Power）および、三重富士通セミコンダクター独自の超低消費電力テクノロジー「C55DDC（Deeply Depleted Channel）」で、ミリ波帯設計に最適化したもの。素子パラメーターやレイアウト構造をミリ波帯に最適化したトランジスタや伝送線路などを含み、100GHz以下の周波数帯で大規模なトランシーバー回路を精度よく設計できるとする。

　同PDKでは、最大110GHzまでシリコン検証されたミリ波用SPICEモデルを使用している。ミリ波用トランジスタの他、伝送線路、インダクター、抵抗、ダイオードなどの素子の特性も最適化した。主要なEDAベンダーのツールをサポートしていて、対応する周波数帯は28GHz、80GHzである。

　上の図版左は、受信回路である。ミリ波帯信号を高利得に増幅する「多段増幅器」、多重化された2本の信号を高精度に分離、復調する「直交復調器」で構成される。多段増幅器は段数を連ねるごとに設計値と実測値の乖離（かいり）が大きくなり、ミリ波帯で精度よく設計することが困難だった。今回開発したPDKを利用することで、極めて精度よく多段増幅器を設計できるようになるという。

　さらに、増幅器だけでなく、広帯域な直交復調器や周波数変換器、電圧制御発振器など、ミリ波回路全般の設計精度を高めることも可能だとする。このため、大規模なミリ波帯送受信回路を短期間で開発できるようになる。

　三重富士通セミコンダクターは、パッケージングまでを考慮したミリ波PDKの準備も進めている。アナログ回路マクロやミリ波帯素子評価などの周辺サービスを含め、2018年度から順次提供を開始する予定だ。