キャッシュコヒーレンシなアクセスに向け動いた各社、遅れたIntel

　そのあたりを踏まえて、最初に動いたのがNVIDIAとIBMである。2014年にNVIDIAはNVLinkと呼ばれる、新しいGPU同士の接続方式を発表している。同じく2014年にIBMはCAPI（Coherent Accelerator Processor Interface）という、キャッシュコヒーレンシなCPU/アクセラレータ接続用インターコネクトを発表した。このNVLinkとCAPIは相互接続可能、というよりも当初からIBMのPOWERプロセッサとNVIDIAのGPUをつなげる事を想定していた構成であり、これによってPOWERプロセッサとNVIDIA GPUはキャッシュコヒーレンシなアクセスが可能になった。

　このキャッシュコヒーレンシなアクセスとは何か？ この組み合わせだと、POWERプロセッサがホスト、NVIDIAのGPUがアクセラレータになるが、NVIDIAのGPUはNVLink/CAPI経由で、POWERプロセッサ上で動くプログラムの作業領域に直接アクセスして、自身の処理に必要なデータを取得、結果も直接作業領域に書き戻しできるようになる。

　PCI Expressでこれをやってしまうと、CPU内のキャッシュに格納されているデータと、作業領域に書き込まれたデータが異なる場合があり、そうなると以後プログラムは正しい処理が行えなくなるが、NVLink/CAPI経由だとキャッシュコヒーレンシの仕組みにより、キャッシュとメモリの一貫性が取れるようになる（具体的に言えば、作業領域内でデータの上書きを検出すると、CPU内のキャッシュを確認して、上書きされた部分についてはキャッシュの内容を破棄する）。これにより、PCI Expressで必要になっていたメモリ間コピーが不要になる。またNVLink/CAPIでは、インタラプトより高速な同期メカニズムも用意されており、これを利用することで同期に要するオーバーヘッドを大幅に減らすことが可能になった。ちなみにこのOpenCAPI/NVLinkを利用するためのフレームワークとしては、CUDAがNVIDIAより提供されている。

　これに続いたのがCCIXである。2016年5月に、AMD/Arm/Huawel/Mellanox/Qualcomm/Xilinxという業界6社によりCCIX Consortiumが設立された。CCIXは“Cache Coherent Interconnect for Accelerators”の略で、名前の通り、アクセラレータ向けにキャッシュコヒーレントなインターコネクトを提供するというものである。

　このCCIX、電気的および機械的仕様に関してはPCI Express 4.0と互換としながら、上位プロトコルは独自に実装する形になっており、その後順調に仕様策定やシリコンへの実装が進行。ホスト側は2017年には限定的ながらこれを実装したテストチップ（Armベース）がリリースされている。アクセラレータもやはり2017年に、（正式版ではないが）CCIXのIPを搭載したFPGAがXilinxから出荷された。2018年には英ArmがCCIXに対応したCPUおよびInterconnectのIPを提供開始しており、これを利用したパートナー、例えばHuaweiは2019年1月にCCIX対応のKunpeng 920というサーバSoCを発表している。AMDはアクセラレータとして2018年11月にCCIX/PCI Express 4.0対応のRadeon Instinct MI50/60をリリース、2019年8月にはCCIX対応のEPYC 7002シリーズの出荷も開始した。ということで、ホスト/アクセラレータ共に製品が揃い始めた感じである。このCCIXをサポートするソフトウェアフレームワークとしては、OpenCLが利用される。

　さて問題はIntelである。Intelは現状、こうしたキャッシュコヒーレントなアクセラレータ向けIntercoonetを持ち合わせておらず、またキャッシュコヒーレントな環境向けのソフトウェアフレームワークも存在しない。ただ一応計画はあり、まずソフトウェアというかフレームワークについては2018年12月に「CPU/GPU/FPGAのいずれも、単一のコードからそれぞれに最適化されたアプリケーションを生成できる」という触れ込みのoneAPIという新しいフレームワークを発表。ハードウェアに関しては2019年3月にCXL Consortiumを突如設立するとともに、CXL 1.0のSpecificationを公開するという荒業を成し遂げた。

　一見するとそう致命的な遅れはなさそうに見えるが、実はこの時点で2年のビハインドをIntelは負う事になっている。というのは、CXL 1.0はCCIXに似ており、PCI Expressの物理層をそのまま使うのだが、問題は対応するPCI Expressが5.0ということだ。PCI Express 5.0は仕様策定こそ今年3月に完了しているが、現状マーケットはやっとPCI Express 4.0に対応を始めたばかりであり、5.0は早くて2020年、現実問題としては2021年以降に市場投入されるだろう。Intelはさらに状況が悪く、PCI Express 4.0に最初に対応するホストであるIce Lake-SPは2020年の投入であり、PCI Express 5.0対応のホスト側を本当に2021年に投入できるのかどうかすら定かではない。これは主にプロセスの遅れに起因する（IntelはPCI Express 4.0対応のプラットフォームは全て10nm世代に集約しており、5.0は7nm世代になる予定）のだが、この結果としてIBM＋NVIDIA、あるいはAMD/Armベースのシステムでは「既にキャッシュコヒーレントなプラットフォーム上で、キャッシュコヒーレントなアプリケーションを書いている」のに対し、Intelのプラットフォームは最低でもあと2年待たないと手にできないという遅れが出る事になった。

　これはIntelにとって、致命的なビハインドである。アクセラレータやホストがない（＝検証ができない）のも痛いが、フレームワークが影も形もない状況では、先行してのソフトウェア開発もやりようがない。そもそもoneAPIが本当にリリースされ、まともに使えるのか？ を確認する術もないからだ。oneAPIは非常に野心的というか、できる事のレベルで言えばOpenCLにかなり近いのだが、そのOpenCLですら広範に利用可能な現状のレベルに達するまでそれなりの期間を要している。2021年に最初のリリースが出たとして、それが実用レベルに達するのには（普通に考えて）相応の時間が必要だろう。ということは、遅れは2年では済まない、ということになる。2年遅れ、という時点でIntelベースのヘテロジニアスコンピューティングシステムのシェアが猛烈な打撃を受けるのは半ば確実であり、IntelのCXL+oneAPI「以外」がヘテロジニアスコンピューティングのスタンダードになりかねない。これはIntelとしてはどうしても避けたいシナリオだろう。