大原雄介のエレ・組み込みプレイバック

新FPGAに見えるIntelの焦燥（3/3 ページ）

公開 2019年10月08日 09時00分

[TechFactory]

印刷する連載新着通知を受け取る

Intelの苦肉の策

　これを避けるためには、ともかく何かしらモノを出す必要がある。アクセラレータに関しては今回Stratix 10 DXが取りあえず用意できた。ただ問題はホスト側である。前述の理由により、PCI Express 4.0ですら来年、PCI Express 5.0は2021年以降だから、どうにもならない。苦肉の策が、これまで頑としてIntelが拒否していた「CPU用のバスのアクセラレータへの転用」である。

　冒頭に書いたUPIというバスはIntelのXeon専用の独自規格で、CPU同士、ないしCPUとチップセットの接続にのみ利用されるものである。CPU同士の接続だからもちろんキャッシュコヒーレンシはきちんとサポート（正確に言えばディレクトリベースのキャッシュスヌーピングのみをサポート）されるし、速度的にもPCI Expressよりずっと高速なので問題はない。問題はむしろ製品構成側にある。UPIは独自規格なので、拡張カード用コネクタなどは一切規定されていない。なのでUPIを利用してホストと接続する場合、基板の上に直付けして配線するか、拡張カード方式の場合は独自のケーブルなどを利用してつなぐという、聞いたこともないようなソリューション（？）が用意されることになった。図1は仮にXeon Scalableの2プロセッサにこの評価カードを2枚装着した場合の配線を示したものだが、ちょっとあり得ないというか、カードを使わずに実際に基板に直接装着した場合でも、配線の取り回しがかなり困難になりそうである。

Stratix 10 DX評価カード。カード右端に6つ並ぶのが恐らくUPI用のコネクタ（2つのコネクタでUPIが1対になると思われる）。ちなみにこの評価カードはあくまでも評価用で、これをこのまま外販する予定はないとの事

図1 仮にXeon Scalableの2プロセッサに評価カードを2枚装着した場合の配線

　さらに遅れているのがソフトウェアである。Stratix 10 DXの提供に合わせ、ホスト（つまりXeon）からFPGAをアクセスするためのソフトウェアライブラリ、それとFPGAからホスト側をアクセスするためのIPライブラリは順次提供される模様だが、これはoneAPIそのものではない。「基本的な仕組みは同じだが、互換性はない。ただ書き換えは容易に行える」（IntelのPatrick Dorsey氏）というあたり、現状ではoneAPIのプロトタイプの提供もまだ難しいようで、それ以前のレベルのものの模様だ。それでもないよりははるかにマシ、という判断なのだろうと想像される。

　Intelがここまでなりふり構わない構成のものを出す、というのはちょっと珍しい事であるが、要するにそこまで追い込まれているという話の裏返しである。IntelはAlteraを買収、FPGA製品のポートフォリオを手に入れてサーバマーケットに積極的に投入を開始しており、特にAIのInferenceとか5Gなどで、CPUだけでは実現できない柔軟な構成と高い性能を実現できるとしている。

　ただこれはFPGAを組み合わせれば可能という話であり、事実、競合のXilinxも同じマーケットに似たような構成でFPGAを投入している。しかもIntel以外のプラットフォームだと、CCIXを利用してより高い性能を発揮できるようになる。ここでの差をどうしても今のうちに詰めておかないと、せっかく参入したサーバ向けFPGAマーケットですらシェアを獲れない事になりかねない。実際、特にハイエンドFPGAに関して言えば、Intelの買収とサーバマーケットへの傾倒、および14nm製品投入遅れによって、従来の組み込み向けマーケットでかなりシェアを落としているのが実情である。それだけに、どうしてもサーバ向けマーケットだけは譲れない、という強い決意の表れなのであろう。

　ただこうした、いわば一時凌ぎの方策を顧客（つまりStratix 10 DXを利用してアプリケーション構築を考えているベンダー）がどこまで受け入れるのか、は現状未知数である。ここで多くの支持が得られれば、CXL＋oneAPIが提供される2021年まで何とかつなげられるだろうとは思うのだが、さてどうであろうか？

この連載新着通知をメールで受け取る