NECの高位合成ツール「CyberWorkBench」、台湾ファラデーに導入：NEC CyberWorkBench

NECの同社高位合成ツール「CyberWorkBench」が、台湾のファブレスICベンダーであるファラデー（Faraday Technology Corporation）に導入された。

[渡邊宏，TechFactory]

　NECは2017年1月19日、台湾のファブレスICベンダーであるファラデー（Faraday Technology Corporation）へ、C言語からの回路合成が可能な同社高位合成ツール「CyberWorkBench」を提供したと発表した。

　ファラデーは本製品を通信制御用FPGAの設計ツールとして利用し、低遅延・低レイテンシな回路の合成を実現するとともに、回路の設計工数を1／6へ削減することに成功したという。このFPGAは通信制御用ASICのプロトタイプとして設計されたものであり、ファラデーではCyberWorkBenchの利用をASIC設計にまで拡大する予定だとしている。

◎おすすめホワイトペーパー

組み込み開発

» 静的解析ツールに必要な「3つの基本要素」とは　

» 設計品質を向上させるための「状態遷移表」設計手法まとめ　

» ソフトウェア開発の現場でちゃんと役立つ「リファクタリング」　

» 開発コストと開発期間を50％削減したエンジニアが実践する4つのコツ

» 「Windowsハードウェア認証」が製品の価値を上げる理由

⇒⇒「新着ホワイトペーパー」をチェックする

CyberWorkBenchによるLSIの設計フロー（出展：NEC）

　アルゴリズムの実装から低レイヤー設計を自動的に行う高位合成（HLS）ツールは多く存在するが、CyberWorkBenchはCで記述した機能から低遅延・低レイテンシな回路を合成する各種の合成オプションを用意している他、Cで記述した内容に変更があった場合に自動的に変更を反映させる機能も搭載されており、設計工数の低減にも寄与する。