富士ソフト Visual Verification Suite

通信／航空宇宙業界向けのRTL開発用統合EDAツール

富士ソフトは、米Blue Pearl Softwareと販売店契約を締結し、同社のEDAツール「Visual Verification Suite」の日本国内での販売を開始した。

公開 2017年01月17日 12時00分

更新 2018年07月09日 14時06分

著者

提供：MONOist編集部

[TechFactory]

印刷する連載新着通知を受け取る Googleで優先するソースとして追加

　富士ソフトは2016年11月15日、米Blue Pearl Software（Blue Pearl）と販売店契約を締結したことを発表した。これに基づき、Blue Pearlが提供するEDAツール「Visual Verification Suite（ビジュアル・ヴェリフィケーション・スウィート）」の日本国内での販売を開始した。

◎おすすめホワイトペーパー

組み込み開発

&raquo 静的解析ツールに必要な「3つの基本要素」とは　

&raquo 設計品質を向上させるための「状態遷移表」設計手法まとめ　

&raquo ソフトウェア開発の現場でちゃんと役立つ「リファクタリング」　

&raquo 開発コストと開発期間を50％削減したエンジニアが実践する4つのコツ

&raquo 「Windowsハードウェア認証」が製品の価値を上げる理由

⇒⇒「新着ホワイトペーパー」をチェックする

　Visual Verification Suiteは、通信／軍事／航空宇宙業界向けの総合的な検証ツールで、ASIC／FPGA／IPの安全性の高いRTL（Register Transfer Level：論理回路）開発を可能にする。使用環境は、Microsoft Windows／Linuxに対応している。

「Visual Verification Suite」

　同ツールは、シミュレーションと論理合成の前に問題を特定して検査時間を短縮する「Analyze RTL」、CDC検証時にASIC／FPGA設計の分析機能を提供する「Clock Domain Crossing analysis（CDC）」、FSM（finite state machine）や制御挙動解析、フォルスパス連続分析、例外タイミング制約を迅速に生成する「Automatic SDC Generation（SDC）」、RTL検証過程などをグラフィカルレポートで確認できる「Management Dashboard」を備えている。

　RTL設計では、設計サイズや複雑性が増しており、開発者にとって検証作業が大きな負担となっている。同ツールは、RTL探索・修正を効率的に実施でき、開発時間を短縮できるとしている。

印刷する