モジュール同士の接続にCPOを使う

　ここで分かるのは、IntelもBroadcomも、Module同士の接続にCPOを利用してOpticalでの接続は考えていても、一つのModuleの中のChiplet同士の接続にOpticalを使うというのは、現時点のロードマップでは想定していない事だろうか。現状を考えれば極めて賢明な判断だとは思うが。

　余談だが、2024年6月にTSMCが「2024 Japan Technology Symposium」の開催に併せて行った記者説明会で示された「3D OE（Optical Engine）」に関する動向が図8だ。まずはTransceiver Moduleに導入し、次がNetwork Switch、最後がXPU向けとなっていることや、EICとPICを積み重ねる構造になっているあたりが、IntelやBroadcomのロードマップと非常に重なっている事が分かる。同社はCOUPE（COmpact Universal Photonic Engine）を2022年頃から発表しており（関連記事：「低損失の高速光電変換ユニット「COUPE」の概念」）、2025年にやっと実用に達する事がアナウンスされた格好だ。CPOの現状は大体こんなところであり、ある企業が主張する「2032年までにパッケージ内を光化する」のは、これを見る限り正直厳しい気がするのだが、どうなのだろう？

図8：左図のFAUはFiber Attach Unitの略。どうでもいいが、これEICとPICが逆に見えるのだが、わざわざPICにTSVを設けてSubstrateとEICを接続しているあたりは、何かしらPICを下にしたい理由があるのだろう［クリックで拡大］ 出所：TSMC

　最後に余談をもう一つ。Hot Interconnectsの方では、ことしもArista NetworksのAndy Bechtolsheim博士による招待講演（"Can Interconnects Keep up with AI? YES."）が行われた。今回の講演内容は、「IBM Power 775」（世界で最初にCPOを利用したシステム：2010年発表）を引き合いに出しながら現状の問題と動向、将来の方向性などを示すものであった。その中のスライドの1枚が図9。実はもう光信号の方も、1レーンあたり200Gbps辺りで結構頭打ちになっている。これはさまざまな要因があり、いわゆるVCSELは100Gbpsあたりで能力の限界に達しているため、200GbpsではEML（IElectro-absorption Modulator Laser）かMZM（Mach-Zehnder Modulators）が有望視されているが、現状ではまだ200Gbpsがやっとというあたり。

図9：一応PAM6を選んだ理由は、PAM4だとナイキスト周波数が高くなりすぎるからで、PAM6なら83GHzまで下げられるという事らしいが、83GHzでも十分高いと思う［クリックで拡大］ 出所：Arista Networks

　先のIntelのロードマップ（図3）でも224GBaud止まりになっているのはこのあたりを反映したものであるが、その先は？ という問いに対するBechtolsheim先生の返事がこれな訳だ。Opticsの448G PAM4はともかく、Electricalの448G PAM6は正直どうかと思う。Opticalの方も茨の道であって、当面は速度を上げるよりWDMで多重化を増やす方向に行きそうだ。実は長距離の高速Ethernetでは最近Coherent伝送に次第にシフトしつつある（OIF 400ZRとか800ZR/ZR+などが注目されつつある）が、さすがにCPOでCoherentを導入するという話は今のところ全く聞かない。回路規模的に、CPOに収まりきらないためではないかと思う。

⇒「大原雄介のエレ・組み込みプレイバック」バックナンバーはこちら