ImaginationがCPU IPを手掛けた理由

　もともとImaginationがCatapult CPUを最初にアナウンスしたのは2021年12月のことである。なぜ同社がRISC-V CPUを手掛けたか？ と言えば、GPU内部の制御などのためにCPUというかMCUが必要であり、これまでも自社で独自のコアを開発して利用していたが、これをRISC-Vベースに切り替えるタイミングがあり（恐らくは2017年にMIPS TechnologiesをTallwood Venure Capitalに売却した「後」だろう）、それは現在のImagination GPUの内部でも利用されているものと思われる。図3と図4はCatapult CPUを発表する前、2020年11月における同社のプレゼンテーションであるが、同社のBシリーズGPUにこのRISC-VベースMCUが搭載されていることが公開された。ちなみにこの時点で同社からCatapult SDKがリリースされている。これはRISC-V SDKであり、「SweRV／Alpine」コアへの最適化やVS CodeベースのCatapult Studio SDK、GDBのサポート付きAlpineシミュレーターなどが含まれていた。この名前からして、既にこの時点でAlpineの後継となる自社製RISC-Vコアの開発は進んでいたものと思われる。

図3：ファームウェアに専用MCUを入れることで柔軟性が増す、としている［クリックで拡大］

図4：この時はRV32ベースのAlpineコアを利用している。ベースはWDのSweRVで、これにD-Cacheのサポートを追加したものとのこと［クリックで拡大］

　このAlpineコアはあくまでも自社利用のもので、その意味ではWestern Digital（WD）やNVIDIAと同じアプローチであるが、これに続き2021年12月に同社はCatapult CPU IPを発表する。この最初のCatapultはRV32／RV64両対応予定（ただし当初はRV32のみ）で、In-OrderながらMulti-Thread対応の構成でリアルタイムアプリケーション向けとされたが、後追いでFunctional Safety規格を満たした自動車向け版もリリース予定とされた。このちょっと後になる2022年5月に示されたロードマップが図5である。2021年末に発表されたものは本当に1コアのMCU向けだが、次いでマルチコアのサポート、その次にIn-OrderながらRV64のサポートが搭載され、これに続くものはIn-OrderからOut-of-Orderの構造になるものと説明された。

図5：左下がSoC Helper Core向けというのはいいが、マルチコアで5G Modemというのはちょっと無理がありそうな。あと64bit In-OrderでLinuxというのも分からなくはないが……［クリックで拡大］

　このIn-OrderでRV64のサポートが追加された製品が、2024年4月に発表された「APXM-6200」である^＊1）。In-OrderのままではあるがDual-Issueでパイプライン数は11段とされ、例えばCortex-A53と比較するとSPECInt 2006のスコアは65％向上し、Performance Densityは2.5倍にもなると説明されていた。EETimes Japanの「「Apple依存」で得た教訓　ImaginationがRISC-Vに活路」を読む限り、この当時Imaginationは本気でRISC-Vを製品の柱に据えようとしていた事が見て取れる。

　このちょっと後、2024年7月に同社はFortress Investment Groupから1億米ドルの投資を受けたことを発表したが、この時にはまだちゃんとAPXM-6200の名前がリリース内に入っている。ところが2024年9月に自動運転などもターゲットにした「DXS GPU IP」を発表した時には、APXM-6200の名前が無い。もちろん、この時点ではまだAPXM-6200のISO 26262の認証が取得されていなかったから、名前を出せなかっただけなのかもしれないが、ちょっと違和感がある。そもそもBlogのTagでCPUが付いている最後の記事が、2024年3月のこちらというあたりから、ちょっと不穏なものを感じざるを得ない。そして2024年3月のBlogでAPXM-6200の紹介をし、来日もなさったShreyas Derashri氏が2024年10月に同社を離職、現在はInnateraでCCO（Chief Commercial Officer）をしているというあたりも偶然とも思いにくい。

＊1）プレスリリースは2024年4月付であるが、同社のBlogでは2024年3月にアナウンスがある。