大原雄介のエレ・組み込みプレイバック
「チップレット構想」は破綻してないか? 利点はどこに(1/3 ページ)
昨今、盛り上がっている「チップレット」だが、最近の発表を聞いているとどうにも違和感を覚えてならない。IntelやAMDの製品を取り上げながら、当初提唱されていたチップレットの利点について、もう一度考えてみたい。
2024年5月16日、Esperanto TechnologyがRapidusの2nmプロセスを利用して同社の第3世代チップであるET-SoC-3を製造する事に関するMOU(協力覚書)を締結した事が発表されたのだが、この発表会に参加して感じた違和感というか、昨今のChipletの傾倒ぶりに関してちょっと思ったことを書いてみたいと思う。
「チップレット」とは何か
そもそもChipletとは何か?に関して明確な定義がいまだになされていない。というのは、どうみてもMCM(Multi-Chip Module)でしかないのにChiplet扱いされるケースがあるためだ。取りあえず本稿では「単体では動作し得ないダイ同士を複数組み合わせて、システムとして稼働するもの」をChipletと呼びたい。具体的に言えば、かつてのIntel Core 2 Quad(Core 2 Duoのダイが2つ、1パッケージに載ったもの)や、AMDのZen 1/Zen 2世代のEPYCやThreadripper(これはいずれも単体で動作するCPUダイを複数、1パッケージに載せたもの)はChipletとして扱わない。
AMDとIntel製品に見るチップレットの「お手本」
この観点で言うと、商用で最初に登場したのは2019年7月に発売を開始した「Ryzen 3000」シリーズ(図1、2)が、最初のChipletに基づく製品ということになる。Ryzen 3000シリーズではCPUとL3キャッシュを搭載したCCD×1~2と、メモリコントローラーや外部I/Fを搭載したIOD×1から構成される。CCDはTSMCのN7、IODはGlobalFoundriesの12LPで製造されていた。このCCDとIODの間は、同社独自のInfinityFabricと呼ばれる高速Linkで接続されている。これはサーバ向けのEPYCも同じで、2019年8月に出荷された第2世代では、Ryzen 3000シリーズと同じCCDを最大8個と、独自設計されたsIOD(Server I/O Die)から構成される。SKUによってCCDの数は変化するが、sIODは常に1個という形で、これにより製品のバリエーションをダイに手を入れずに増やす事が可能になった。以後AMDはServerおよびDesktop向けには、このChiplet構造を踏襲している。
Intelは2020年に「Lakefield」(開発コードネーム)と呼ばれるMobile向けCPUに、「Foveros」と呼ばれる3D積層技術を利用したが、この構成ではCPUやGraphics、キャッシュ、メモリコントローラーなどを搭載したCompute Tileと、外部I/F類をまとめたSoC Base Tileの2種類のTileから構成されており、これが事実上の最初のChipletに基づく製品ということになる(図3)。
これに続くのが「Sapphire Rapids/Emerald Rapids」の第4/第5世代Xeon Scalableと、「Ponte Vecchio」ことIntel Datacenter GPUシリーズである。このうちPonte Vecchio(図4)はCompute TileがTSMC N5、Rambo CacheがIntel 10nm Enhanced SuperFin、Xe-Link TileがTSMC N7、Base TileがIntel 7と4種類のTileがそれぞれ異なるプロセスで製造され、合計で47のTileがEMIBおよびFoverosという2.5D/3D接続を利用する形で組み合わされる、まるでChipletのお手本のような構造である。
一方、Sapphire Rapidsはハイエンド向けのXCC(eXtra Core Count)/HBMという構成では4つのCompute Tileを組み合わせる構造になっており、その意味ではChipletぽいのだが、4つのTileが全部同じ機能で、しかもCPUだけでなくMemory ControllerやAccelerator、I/Oまで全部集約しているあたりは今回のChipletの定義から微妙に外れる。ただ個々のTileは単独では動作できず、4つのTileを組み合わせて初めて動作する、というあたりは微妙なところである。また下のグレードであるMCC(Middle Core Count)はこのChiplet構成ではなくMonolithicなTileを利用する、というあたりもあまりChipletらしくない。これは後継のEmerald Rapidsも同じである。
ただ2023年に発表されたMobile向けの「Meteor Lake」はBase Tile(プロセスはIntel 22FFL)の上にCPU Tile(Intel 4)、GPU Tile(TSMC N5)、I/O Extender Tile(TSMC N6)、SoC Tile(TSMC N6)を載せる5 Tile構成で、これは見事なChiplet構成になっている(図5)。これに続きIntelはXeon 6をアナウンスしているが、こちらはCompute TileとI/O Tileが分離されており、恐らくはSapphire Rapids/Emerald Rapidsとは異なり、Meteor Lakeに近い構成になるものと思われる。
Copyright © ITmedia, Inc. All Rights Reserved.
大原雄介のエレ・組み込みプレイバック
これを読めばここ1カ月のエレクトロニクス/組み込み業界の動きが分かる連載。注目すべき市場動向と注目すべき製品を取り上げます。
この記事の著者
新着ホワイトペーパー PR
-
製品資料
[株式会社 Green AI] AIで脱炭素計画を最適化、初年度からエネルギーコストとCO2を削減する方法 -
市場調査・トレンド
[スマートジャパン編集部] 「ペロブスカイト太陽電池」の普及戦略が公表 政府が目指すコスト・導入量のロードマップを解説 -
市場調査・トレンド
[スマートジャパン編集部] 導入が加速する再エネ・系統向け蓄電システム コスト・収益性の現状分析 -
技術文書・技術解説
[スマートジャパン編集部] いまさら聞けない「ペロブスカイト太陽電池」の基礎知識と政策動向 -
技術文書・技術解説
[スマートジャパン編集部] 「ペロブスカイト太陽電池」の開発動向、日本の投資戦略やコスト目標の見通しは?
こんなメディアも見られています
TechFactoryに関連する情報をお探しであれば、こちらのメディアもお役に立てるかもしれません。
特集
- マテリアルズ・インフォマティクスの動向調査
- 研究・開発職のデジタル活用調査
- 設計・解析業務におけるAI活用
- 3Dプリンタ利用動向調査
- CAD利用動向調査
- つながる工場の現状と課題
- 製造業におけるAI開発および活用の実態
- 設計・製造現場における品質管理
ホワイトペーパーランキング PR
-
1
EE Times Japan×EDN Japan 統合電子版:フィジカルAIが生み出す新たな「設計思想」――電子版2026年8月号
-
2
半導体装置メーカー 業績まとめ【2027年3月期第1四半期】
-
3
新入社員に読んで欲しい鉄鋼材料の基礎知識まとめ(Part4)
-
4
一時は時価総額トヨタ超え キオクシア2026年度の動向
-
5
微細配線間の絶縁劣化をどう捉える? 先端パッケージ評価の最前線
-
6
新入社員に読んで欲しい鉄鋼材料の基礎知識まとめ(Part1)
-
7
EE Times Japan×EDN Japan 統合電子版:2026年上半期の半導体業界を振り返る――電子版2026年7月号
-
8
新入社員に読んで欲しい鉄鋼材料の基礎知識まとめ(Part3)
-
9
CADツールの見直しは本当に必要? 切り替えの理由と効果を7つの質問で検証
-
10
新入社員に読んで欲しい鉄鋼材料の基礎知識まとめ(Part2)
TechFactory SNS
インフォメーション
注目情報をチェック
TechFactoryをフォロー