ファウンドリーとしては経験不足のIntel

　問題は、「ではIFSのメニューに14nmを並べればすぐに顧客が付くか」という話で、答えはNoである（だからこそ今回、UMCと協業して12nmプロセスの開発を行う事を決断した訳だ）。最大の問題は高コストにある。Intelのプロセスは、TSMCの同等プロセスと比較しても最大で2倍近い高価格が特徴（？）だ。もちろん、その代わりに、最大で5GHzで動くといったTSMCの16nm／12nmには無い特徴もあるのだが、逆に言えば高速動作に特性を振りすぎてしまい、高消費電力／高価格のプロセスに仕上がってしまったのだ。

　ところが、現在のTSMCとかGlobalFoundries（GF）の12nmを利用するSoC（System on Chip）は、むしろそこそこの性能でよく、低価格が求められており、Intelの14nmの特徴がまるで生きない。高速動作が必要な場合は、それこそTSMCのN6とかN5／N4といった、より微細化したプロセスを利用するので、14nmのまま頑張れるといってもそれは顧客のメリットにつながらない（IFSにはIntel 16というプロセスも用意されているが、これは14nmをベースとしつつ自動車向けに高信頼性を確保したプロセスなので、通常の利用にはオーバースペックだし、価格も高くなるので別に考えるべきである）。

　もう一つ挙げると、Intelが利用するStandard Cell Libraryは、一般に使われているものとかなり異なる。これもやはり2016年の「Arm Tech Days」の際に出てきた話題だが、Armから見た場合、ArtisanのCell LibraryとIntelのCell Libraryがかなり異なっているという。Armによれば、ArtisanのCell Libraryは電力効率にフォーカスし、SoCを開発する際にはCritical Pathを最小にできるように設計されており、またSingle ChannelとMulti Channelで同じFootprintになるように工夫されている。対してIntelは密度を最大にするように設計されているそうで、結果CellのサイズそのものはIntelより大きくなるが、省電力性に優れているし設計も容易になる。

　話が逸れるが、Intelが旧AlteraのFPGA「Stratix 10」のインプリメントに予想以上に手間取った理由の一つがこのCell Libraryの違いだったらしい。FPGAの場合、LUT同士の接続に膨大な数の配線が必要になる。Stratix 10はその前の「Stratix V」（これはTSMCで製造）をベースに設計されていて、Intelの当初のCell Libraryではこの膨大な配線の接続をそのままでは扱いきれなかったというのが、手間取った理由らしい。この辺りを改良したCell Libraryを用意することでStratix 10の製造が可能になったのだが、Intelが社内で利用しているCell Libraryをそのままファウンドリーの顧客に渡しても、恐らく同じような状況が発生するであろうことが容易に想像できる。

　話を戻すと、コストを下げるためには現在の14nm（14nm++）の構造そのものを見直し、もっと安価に製造できる手段を確立する必要がある。ただし現状の14nm++ほどの性能は必要なく、むしろもっと動作周波数は低くて良いので、構造の簡易化（あるいは製造手順の簡易化）の工夫が求められる。また顧客が求めるようなLibraryを提供すると共に、顧客が利用するEDAツールでそのまま設計ができるような対応も必要になる。

　ところが、Intelはこうした経験がほとんど無い。もちろん、一から顧客にヒアリングして、それを反映させていけばいつかは対応が完了するだろうが、時間がかかりすぎる。ここでUMCの出番である。UMCはPure Foundryだからこうした顧客のニーズはきちんと把握しているし、どういうものを提供すれば顧客ニーズが満たせるかも理解している。そのための方法論も持ち合わせている。低価格で広範に利用されるプロセスを提供する、という一点においてUMCの経験とノウハウは、今のIntelが持ち合わせていないものである。これがIntel側がUMCと提携する理由である。