話は変わるが、ここに来てCPUの性能向上のための手法が原点回帰した気がちょっとしている。昔、というのはそれこそ1980年代前半位までの話であるが、この頃は1つの命令を処理するのに数cycle（場合によってはもっと）掛かっていた。なので、性能向上を果たすにはこれを短縮すればよく、実際に1980年代後半から出て来たRISCプロセッサは、命令を簡素化することで1命令/cycleを実現し、当時のCISCプロセッサを大きく引き離す性能をたたき出した。その先にくるのが、1命令/cycleを超える機構の実装である。同時に複数の命令を処理するSuper Scalarの技法は、これに「命令順序をバラバラにして、依存関係を解消できたものから先に実行する」というOut-of-Orderの技法を組み合わせる事で急速に発展した。

　ただSuperScalar+Out-of-Orderを実装すると、回路規模が急速に増える事になる。先の表1で言えば、一応Super Scalar（U Pipeline/Y Pipelineの2つのALUパイプラインを持つ2命令）を実装したPentium（P5）が310万トランジスタで実装できたのに対し、Out-of-Orderを実装したPentium Pro（P6）は550万トランジスタと1.7倍の回路規模（さらに外付けでL2キャッシュが必要）という事もあり、この同時処理命令数を増やすという技法をさらに発展させる事は、当時の半導体製造技術では難しかった。

　その代わりに当時フォーカスしたのが、プロセスの微細化である。おおむね0.13μmプロセスあたりまでの範囲で言えば、プロセスを微細化すると利用できるトランジスタ数が増え、動作周波数が上がり、おまけに消費電力が減った。つまりアーキテクチャに何も手を入れなくてもプロセスを微細化するだけで性能が上がった時代である。最近はこの時代の事を“Free Lunchの時代”などと呼ぶことがある。このFree Lunchは、Intelの場合は90nm世代で急停止した。微細化が進みすぎて、トランジスタからの漏れ電流が無視できない規模になったためだ。この影響をモロに喰らったのが2004年のPrescottである。もともとPentium 4系列は1cycleあたりの処理性能はPentium Pro/II/IIIよりもやや落ちるが、その代わり動作周波数を猛烈に上げる事で性能を確保するアーキテクチャであり、Prescottの次には5GHz動作を念頭に置いたTejasというコード名のコアも控えていたが、このTejasはキャンセル。Prescottも一度作り直しになり、後継の65nmプロセスを利用したCedar Millは結局動作周波数でPrescottを上回らない範囲に留まる事になった。

　で、新規での作り直しには時間が掛かる（ここでイスラエルチームが別のアーキテクチャを開発していたのが救いだった）ということで、手っ取り早く性能を上げる手段として導入されたのが「コアの数を増やす」である。YonahベースのCore Duoと、Pentium 4ベースで2コアを1つのパッケージに載せたPentium Dが相次いで投入され、ついでコアの数を次第に増やしてゆく方策がとられるようになる。加えてSMT（Simultaneous Multi-Threading:IntelはこれをHyper Threadingという名前で呼んでいる）の実装などで、同時に処理できる命令数を増やすという形で、「トータルの」性能底上げを図るようになる。