Cadence imec

Cadenceとimecが3nmチップを開発中、18年中にも完成

imecとCadence Design Systemsが、3nmプロセスを適用したチップの開発を進めている。早ければ2018年後半にも開発が完了する見込みだとしている。

　米国の大手EDAベンダーであるCadence Design Systems（以下、Cadence）とベルギーの研究開発機関であるimecは、64ビットプロセッサ（名称は未定）向け3nmチップのテープアウトに向けて開発を進めていることを明らかにした。EUV（極端紫外線）リソグラフィと液浸リソグラフィを組み合わせ、実用段階のチップを2018年後半に完成させることを目指しているという。

これまでのところ、Cadenceとimecは、Cadenceのツールフローに変更を加えて、GDS（Graphic Data System）ファイルの作成と検証を行ってきた。両者は、以前の実験で形成した金属層のデータを基に、配線ピッチが21nm、CPP（Contacted Poly Pitch）が42nmの金属スタックを形成したという。3nmチップは、この金属スタックをベースにしている。

⇒⇒「新着ホワイトペーパー」をチェックする

　imecは、マスクとリソグラフィの開発に着手し、当面は、ダブルパターニングEUVとSAQP（自己整合四重パターニング）液浸プロセスの適用を目指すという。今後、EUVスキャナーで単一パスを使用するプロセスの最適化を徐々に進めていく考えだ。ゆくゆくは、半導体製造工場が、開発が進められている開口数が高いEUVシステムを導入して、3nmチップを製造できるようになるかもしれない。

　3nmプロセスのチップは、早ければ2023年にも生産が開始されると期待される。TSMCは2017年10月、台湾に3nmプロセスを適用する製造工場を建設する計画を発表した。建設は、2022年までに完了する予定だという。Cadenceとimecは、これまでの5nmプロセスの共同研究開発を拡張する形で、3nmプロセスの研究を2年間行ってきた。

　Cadenceの製品管理グループでディレクターを務めるRod Metcalfe氏は、具体的な情報は明らかにしなかったが、「より微細な配線の形成に対応するために、デジタル実装フローを改善した。3nmプロセスの新しい設計ルールは、確実に完成に近づいている。当社の顧客が今後数年以内に3nmチップを生産する際、EDAツールをしっかりと利用できるよう、われわれは初期段階で見通しを立てておく必要があった」と説明した。

　imecのR＆Dグループでマネジャーを務めるRyoung-han Kim氏は、3nmチップの特徴として、最初の2つの層に、従来とは異なるメタライゼーション技術と、コバルトのような金属を使用する可能性を挙げている。さらに、16nm／14nmプロセス以降で使用されているFinFETではなく、ナノワイヤーやナノシートといった新しいトランジスタ設計を適用することも考えられる。

企業戦略（エレクトロニクス）

この連載の記事をもっと見る

この記事の著者

新着ホワイトペーパー PR

• 製品資料
  [株式会社 Green AI] AIで脱炭素計画を最適化、初年度からエネルギーコストとCO2を削減する方法
• 市場調査・トレンド
  [スマートジャパン編集部] 「ペロブスカイト太陽電池」の普及戦略が公表　政府が目指すコスト・導入量のロードマップを解説
• 市場調査・トレンド
  [スマートジャパン編集部] 導入が加速する再エネ・系統向け蓄電システム 　コスト・収益性の現状分析
• 技術文書・技術解説
  [スマートジャパン編集部] いまさら聞けない「ペロブスカイト太陽電池」の基礎知識と政策動向
• 技術文書・技術解説
  [スマートジャパン編集部] 「ペロブスカイト太陽電池」の開発動向、日本の投資戦略やコスト目標の見通しは？

関連記事

• 

  「鶏と卵」を抜け出しそうな、Armサーバの現在地

• 

  Arm「Mbed」にオンプレ実装やNB-IoT対応などの新機能

• 

  順調な伸びを見せる次世代パワー半導体、自動車の電化も追い風に

• 

  積和演算の消費電力を8分の1に削減したAIアクセラレータ

• 

  クアルコムを巡る半導体ソープオペラの幕は下りる？　拍手は聞こえるか？