TSMC、Samsung、Intelが明らかにした次世代半導体プロセスの展望

図5 Photo03の(2)に対する直接的な説明ではないのだが、ゲート容量および抵抗を削減できたとする

記事に戻る