ソニー DRMA積層型イメージセンサー

CMOSイメージセンサーにDRAMを積層、3層構造をソニーが世界初

ソニーは、DRAMを積層した3層構造の積層型CMOSイメージセンサーを開発した。高速読み出しを実現したことで、スマートフォンでもスーパースローモーション動画の撮影などが可能となる。

公開 2017年02月22日 12時00分

著者

提供：EE Times Japan編集部

[TechFactory]

印刷する連載新着通知を受け取る

1930万画素の静止画を120分の1秒で読み出し

　ソニーは2017年2月、DRAMを積層した3層構造の積層型CMOSイメージセンサーを開発したと発表した。高速読み出しを実現し、フルHDサイズで毎秒最大1000フレームというスーパースローモーション動画の撮影を可能とした。

◎おすすめホワイトペーパー

エレクトロニクス

&raquo 絶対に押さえておきたいIoTテクノロジートレンド TOP10　

&raquo ハードウェアベンダーがソフトウェアの世界で成功するための“5つの鍵”　

&raquo 半導体企業はデータ活用でもっと強くなれる!! ～戦略コンサルの論考をヒントに～　

&raquo 87％が「普及する」と回答、新たな給電方式として大注目の「USB PD」

⇒⇒「新着ホワイトペーパー」をチェックする

左は従来の積層型CMOSイメージセンサー、右はDRAMを積層した3層積層型CMOSイメージセンサーの構造イメージ出典：ソニー

　ソニーはこれまで、裏面照射型画素部分と信号処理回路部分を積層し、2層構造としたCMOSイメージセンサーを供給してきた。今回は画素部と回路部の間に、容量が1GビットのDRAMを追加し3層構造とした。「DRAMを積層した3層構造のCMOSイメージセンサーは業界で初めて」と主張する。

　開発品は、撮影した画像の読み出しを高速に行うため、画素部分から読み出したアナログ映像信号をデジタル信号へ変換する回路を、従来の2段から4段構造に増やした。また、読み出した信号をいったんDRAMに保存することで、業界標準のインタフェース規格に対応した速度で信号を出力することができるようにした。3層にそれぞれ搭載された回路間のノイズを低減する工夫も行うなど、高機能化とともに高い品質と信頼性も確保している。

　開発したイメージセンサーの主な仕様は、有効画素数が2120万画素（5520×3840画素）、イメージサイズは対角7.73mm（1/2.3型）、ユニットセルサイズは1.22×1.22μmである。

　こうした工夫により、1930万画素の静止画であれば、1枚当たり120分の1秒のスピードで読み出すことができる。従来に比べ約4倍の高速読み出しを実現した。これにより、メカニカルシャッターを備えていないスマートフォンのカメラモジュールなどで、動きの速い被写体を撮影した場合でも、フォーカルプレーンひずみを抑えた静止画の撮影が可能となる。

左は読み出し速度30分の1秒の撮像画像、右は読み出し速度120分の1秒を実現した開発品の撮像画像出典：ソニー

　高速読み出し技術は動画撮影時も有用だ。フルHD（1920×1080画素）サイズで毎秒最大1000フレーム（従来比で約8倍）のスーパースローモーション動画を撮影することが可能となる。DRAMに蓄積した高速撮影データと、通常速度で撮影した動画データを出力し、外付けの画像処理回路（ISP）で信号処理すれば、通常の動画とスーパースローモーション動画をシームレスにつないだユニークな動画作品を、スマートフォンで撮影することもできる。被写体の急激な変化を検知して、高速撮影を自動で開始する設定も可能だという。

　なお、今回の研究成果は、米国サンフランシスコで2017年2月5日より開催されている「国際固体素子回路会議（ISSCC 2017）」で、その詳細を発表した。

印刷する