SRAM 3D Stackingという大きなトレンド

図3:下の図で（d）と（e）がSoIC。違いは回路層同士を向き合わせて接続（Face-to-Face）するか（e）、下側のチップが回路層から配線層をTSVで貫通させて、上側のチップの回路層に接続する（Face-to-Bottom）か（d）である。（e）の方が性能が上がるが、3つ以上のチップの積層ができない。（d）の方は、TSVで貫通させれば3つ以上のチップを積層可能である