Aurora遅延に絡むTSMCのオレゴン進出/DRAMで苦悩するHuawei

写真3 一応Rambo Cache Tileは外部Fabは使わない、という予定になっているが、10nm Enhanced SuperFinの動向次第ではこれも怪しいと筆者はみている

記事に戻る